体彩17280期组三几率:關于嵌入式硬件電路設計的基本功論述

组三选几个号 www.oagfw.icu 2019-03-07 09:41:49分類:嵌入式硬件開發設計2291

  我走的電子開發道路其實和大多數人說的一樣,基本的路線為模擬電子(熟練)→數字電路設計(掌握)→單片機(項目開發)→ARM硬件設計(項目開發)→linux學習→linux驅動學習→ARM&linux底層開發(項目開發)→ARM&linux頂層開發(項目開發)→項目經理。我現在還在路上折騰,現在將我的教訓和心得拿來給大家分享,希望對于新手有借鑒。

  嵌入式設計是個龐大的工程,今天就說說硬件電路設計方面的幾個注意事項,首先,咱們了解下嵌入式的硬件構架。

  我們知道,CPU是這個系統的靈魂,所有的外圍配置都與其相關聯,這也突出了嵌入式設計的一個特點硬件可剪裁。在做嵌入式硬件設計中,以下幾點需要關注。
 

嵌入式硬件電路設計
 

  第一、電源確定

  電源對于嵌入式系統中的作用可以看做是空氣對人體的作用,甚至更重要:人呼吸的空氣中有氧氣、二氧化碳和氮氣等但是含量穩定,這就相當于電源系統中各種雜波,我們希望得到純凈和穩定符合要求的電源,但由于各種因素制約,只是我們的夢想。這個要關注兩個方面:

  a、電壓

  嵌入式系統需要各種量級的電源比如常見的5v、3.3v、1.8v等,為盡量減小電源的紋波,在嵌入式系統中使用LDO器件。如果采用DCDC不僅個頭大,其紋波也是一個很頭疼的問題。

  b、電流

  嵌入式系統的正常運行不但需要穩定足夠的電源,還要有足夠的電流(其實就是功率達到要求),因此在選擇電源器件的時候需要考慮其負載,我設計時一般留有30%的余量。

  如果是多層板,電源部分在layout的時候需電源分割,這時需要注意分割路徑,盡量將一定量的電源放置在一起。如果是雙面板,則走線寬度需要注意,在板子允許的情況下盡量加寬。合適的退耦電容盡量靠近電源管腳。
 

嵌入式硬件電路設計
 

  第二、晶振確定

  晶振相當于嵌入式系統的心臟,其穩定與否直接關系其運行狀態和通訊性能。常見的振有無源晶振,有源晶振,首先要確定其振蕩頻率,其次要確定晶振類型。

  a、無源晶振

  其匹配電容和匹配電阻的選擇,這部分一般依據參考手冊。在單片機設計中,經常使用插件晶振配合瓷片電容。在ARM中,為了減少空間和便于布線,經常使用四角無源晶振配合貼片電容。雖然我們對于固定晶振的匹配電路比較熟悉,但是為了達到萬無一失,還是要看參考手冊確定電容大小,是否需要匹配電阻等細節。

  b、有源晶振

  具有更好的更準確的時鐘信號,但是相比之下,比無緣晶振價格高,因此這也是在硬件電路設計中需要關注的成本。

  在做電路板設計時需要注意晶振走線盡量靠近芯片,關鍵信號遠離時鐘走線。在條件允許的情況下增加接地?;せ?。如果是多層板,也要講關鍵信號遠離晶振的走線。

  第三、預留測試IO口

  在嵌入式調試階段,在管腳資源豐富的情況下,我通常預留一個IO口連接led或者喇叭,為下一步軟件的編寫做鋪墊。在嵌入式系統運行過程中適當控制該IO接口,從而判斷系統是否正常運行。
 

嵌入式硬件電路設計
 

  第四、外擴存儲設備

  一個嵌入式系統如果有電源、晶振和CPU,那么這就是我們熟悉的最小系統。如果該嵌入式系統需要運行大點的操作系統,那么不但需要CPU具有MMU,CPU還需要外接SDRAM和NANDFLASH。如果該cpu具有SDRAM和NANDFLASH控制器,那么在硬件設計上不用過多的考慮地址線的使用。如果沒有相關的控制器,那么需要注意地址線的使用。

  這部分在LAYOUT的時候是一個重點,究其原因就是要使相關信號線等長以確保信號的延時相等,時鐘和DQS的差分信號線走線。在布線的時候各種布線技巧需要綜合使用,例如與cpu對稱分布,菊花鏈布線、T型布線,這都需要依據內存的個數多少來進行選擇,一般來說個數越多,布線越復雜,但是知道其關鍵點,一切迎刃而解。

  第五、功能接口

  一個嵌入式系統最重要的就是通過各種接口來控制外圍???,達到設計者預設的目的。常用的接口有串口(可用來連接藍牙,wifi和3G等???,USB接口、 網絡接口、JTAG接口、音視頻接口、HDMI接口等等。由于這些接口與外部??榱?,做好電磁兼容設計是重要的一項工作。除此之外,在LAYOUT的時候注意差分線的使用。

  第六、屏幕

  這個功能之所以單獨列出來,是由于其可有可無。如果一個嵌入式系統只是作為一個連接器連接外圍設備???,通過相關接口連接到電腦主機或者直接掛在網絡上,那么屏幕就不需要了。但是如果做出來的是一個消費類產品,與用戶交互頻繁,這就不得不嘮叨幾句。

  電容屏幕是嵌入式屏幕的首選,在電路設計中需要注意觸屏連接線和顯示屏連接線的布局。在走線的過程中盡量短的靠近主控cpu,同時注意配對信號走差分線,RGB控制信號走等長。各種信號走線間距遵循3W規則,避免相互干擾。 在屏幕的設計中,一定要確保功率和防止干擾,以防屏幕閃屏和花屏現象的出現。

上一篇:下一篇:
北京时时开奖历史 六码的层进式倍投法 买作弊器被骗的人多吗? 秒速时时开奖规律 双色球012路区间比技巧 彩票计划软件下载大全 二分pk拾精准计划 2018炸金花棋牌游戏 bet007足球即时比分l 足球比分 pk10技巧 冠亚和稳赚 彩票双面盘1.995 彩神软件 打鱼一年赢了20万 北京pk10技巧公式 安徽时时劫介绍